GB 51122-2015 集成电路封装测试厂设计规范

GB 51122-2015.Code for design of integrated circuit assembly and test factory.
1总则
1.0.1 为规范集成电路封装测试厂的工程设计,做到安全适用、技术先进、经济合理、节能环保,制定本规范。
1.0.2 GB 51122适用于新建、改建和扩建的集成电路封装测试厂设计。
1.0.3 集成电路封装测试厂设计除应符合本规范外，尚应符合国家现行有关标准的规定。
2术语
2.0.1 晶圆 wafer
经过集成电路前工序加工后,形成了电路管芯的硅或其他化合物半导体的圆形单晶片。
2.0.2 中测 chip testing
对完成前工序工艺的晶圆进行器件标准和功能性电学测试。
2.0.3 磨片 wafer grinding
通过磨轮磨削等手段对晶圆背面减薄，以满足划片加工的厚度要求。
2.0.4 划片 wafer saw
将减薄后的晶圆切割成独立的芯片。
2.0.5 粘片 die bond
将切割好的芯片置放到引线框架或封装衬底或基座条带上。
2.0.6 焊线 wire bond
芯片上的引线孔通过金线或铜线等与框架衬底上的引脚连接,使芯片电路能与外部电路连通。
2.0.7 塑封 molding
环氧树脂经模注、灌封、压入等工序将芯片、框架或基板、电极引线等封为一体。
2.0.8 电镀 plating
在框架引脚上形成保护性镀层，以增强可焊性。
2.0.9 成品测试 testing
对包封后的集成电路产品分选测试的过程。文章源自标准下载网-https://www.biao-zhun.cn/9328.html

GB 51122-2015 集成电路封装测试厂设计规范